Tài liệu Thư viện số

Danh mục TaiLieu.VN

Phương pháp khống chế và kiểm tra chân FPGA dựa trên tiêu chuẩn IEEE 1149.1 và XJLink

Bài viết đề xuất một phương pháp khống chế và kiểm tra khả năng hoạt động của các chân chip FPGA khi đang hoạt động trong hệ thống điện điện tử dựa trên tiêu chuẩn IEEE 1149.1. Phương pháp sử dụng phần cứng XJLink thông qua nhân IP theo kết cấu quét biên tiêu chuẩn IEEE 1149.1 tích hợp bên trong FPGA thực hiện khống chế và gài lỗi trên một số chân của chip để kiểm tra tính năng của các chân đó mà không cần thực hiện các tác động vật lý hay phải tháo dỡ FPGA ra khỏi bo mạch.

Từ khóa: Công nghệ kiểm tra quét biên, Tiêu chuẩn IEEE 1149.1, Kiểm tra chân FPGA, Phương pháp khống chế FPGA, Công nghệ bán dẫn, Bo mạch Xilinx FPGA

9 p tvs_bci 25/04/2025 9 0

Bình luận